• R/O
  • SSH
  • HTTPS

chibios: Commit


Commit MetaInfo

Revision14336 (tree)
Time2021-04-29 15:02:05
Authorcinsights

Log Message

RP - Update rp2040.h. More peripherals with XOR, SET & CLR.

Change Summary

Incremental Difference

--- trunk/os/common/ext/RP/RP2040/rp2040.h (revision 14335)
+++ trunk/os/common/ext/RP/RP2040/rp2040.h (revision 14336)
@@ -430,6 +430,58 @@
430430 __IO uint32_t INTE;
431431 __IO uint32_t INTF;
432432 __I uint32_t INTS;
433+ __I uint32_t resvd44[1007];
434+ struct {
435+ __IO uint32_t TIMEHW;
436+ __IO uint32_t TIMELW;
437+ __I uint32_t TIMEHR;
438+ __I uint32_t TIMELR;
439+ __IO uint32_t ALARM[4]; /* NUM_TIMERS */
440+ __IO uint32_t ARMED;
441+ __I uint32_t TIMERAWH;
442+ __I uint32_t TIMERAWL;
443+ __IO uint32_t DBGPAUSE;
444+ __IO uint32_t PAUSE;
445+ __IO uint32_t INTR;
446+ __IO uint32_t INTE;
447+ __IO uint32_t INTF;
448+ __I uint32_t INTS;
449+ __I uint32_t resvd44[1007];
450+ } XOR;
451+ struct {
452+ __IO uint32_t TIMEHW;
453+ __IO uint32_t TIMELW;
454+ __I uint32_t TIMEHR;
455+ __I uint32_t TIMELR;
456+ __IO uint32_t ALARM[4]; /* NUM_TIMERS */
457+ __IO uint32_t ARMED;
458+ __I uint32_t TIMERAWH;
459+ __I uint32_t TIMERAWL;
460+ __IO uint32_t DBGPAUSE;
461+ __IO uint32_t PAUSE;
462+ __IO uint32_t INTR;
463+ __IO uint32_t INTE;
464+ __IO uint32_t INTF;
465+ __I uint32_t INTS;
466+ __I uint32_t resvd44[1007];
467+ } SET;
468+ struct {
469+ __IO uint32_t TIMEHW;
470+ __IO uint32_t TIMELW;
471+ __I uint32_t TIMEHR;
472+ __I uint32_t TIMELR;
473+ __IO uint32_t ALARM[4]; /* NUM_TIMERS */
474+ __IO uint32_t ARMED;
475+ __I uint32_t TIMERAWH;
476+ __I uint32_t TIMERAWL;
477+ __IO uint32_t DBGPAUSE;
478+ __IO uint32_t PAUSE;
479+ __IO uint32_t INTR;
480+ __IO uint32_t INTE;
481+ __IO uint32_t INTF;
482+ __I uint32_t INTS;
483+ __I uint32_t resvd44[1007];
484+ } CLR;
433485 } TIMER_TypeDef;
434486
435487 typedef struct {
@@ -566,6 +618,52 @@
566618 __IO uint32_t INTE;
567619 __IO uint32_t INTF;
568620 __IO uint32_t INTS;
621+ __I uint32_t resvd30[1012];
622+ struct {
623+ __IO uint32_t CLKDIVM1;
624+ __IO uint32_t SETUP0;
625+ __IO uint32_t SETUP1;
626+ __IO uint32_t CTRL;
627+ __IO uint32_t IRQSETUP0;
628+ __IO uint32_t IRQSETUP1;
629+ __IO uint32_t RTC1;
630+ __IO uint32_t RTC0;
631+ __IO uint32_t INTR;
632+ __IO uint32_t INTE;
633+ __IO uint32_t INTF;
634+ __IO uint32_t INTS;
635+ __I uint32_t resvd30[1012];
636+ } XOR;
637+ struct {
638+ __IO uint32_t CLKDIVM1;
639+ __IO uint32_t SETUP0;
640+ __IO uint32_t SETUP1;
641+ __IO uint32_t CTRL;
642+ __IO uint32_t IRQSETUP0;
643+ __IO uint32_t IRQSETUP1;
644+ __IO uint32_t RTC1;
645+ __IO uint32_t RTC0;
646+ __IO uint32_t INTR;
647+ __IO uint32_t INTE;
648+ __IO uint32_t INTF;
649+ __IO uint32_t INTS;
650+ __I uint32_t resvd30[1012];
651+ } SET;
652+ struct {
653+ __IO uint32_t CLKDIVM1;
654+ __IO uint32_t SETUP0;
655+ __IO uint32_t SETUP1;
656+ __IO uint32_t CTRL;
657+ __IO uint32_t IRQSETUP0;
658+ __IO uint32_t IRQSETUP1;
659+ __IO uint32_t RTC1;
660+ __IO uint32_t RTC0;
661+ __IO uint32_t INTR;
662+ __IO uint32_t INTE;
663+ __IO uint32_t INTF;
664+ __IO uint32_t INTS;
665+ __I uint32_t resvd30[1012];
666+ } CLR;
569667 } RTC_TypeDef;
570668
571669 typedef struct {
@@ -611,6 +709,142 @@
611709 __IO uint32_t FSSPKLEN;
612710 __I uint32_t resvdA4;
613711 __IO uint32_t CLRRESTARTDET;
712+ __I uint32_t resvdac[981];
713+ struct {
714+ __IO uint32_t CON;
715+ __IO uint32_t TAR;
716+ __IO uint32_t SAR;
717+ __I uint32_t resvdC;
718+ __IO uint32_t DATACMD;
719+ __IO uint32_t SSSCLHCNT;
720+ __IO uint32_t SSSCLLCNT;
721+ __IO uint32_t FSSCLHCNT;
722+ __IO uint32_t FSSCLLCNT;
723+ __I uint32_t resvd24[2];
724+ __IO uint32_t INTRSTAT;
725+ __IO uint32_t INTRMASK;
726+ __IO uint32_t RAWINTRSTAT;
727+ __IO uint32_t RXTL;
728+ __IO uint32_t TXTL;
729+ __IO uint32_t CLRINTR;
730+ __IO uint32_t CLRRXUNDER;
731+ __IO uint32_t CLRRXOVER;
732+ __IO uint32_t CLRTXOVER;
733+ __IO uint32_t CLRRDREQ;
734+ __IO uint32_t CLRTXABRT;
735+ __IO uint32_t CLRRXDONE;
736+ __IO uint32_t CLRACTIVITY;
737+ __IO uint32_t CLRSTOPDET;
738+ __IO uint32_t CLRSTARTDET;
739+ __IO uint32_t CLRGENCALL;
740+ __IO uint32_t ENABLE;
741+ __IO uint32_t STATUS;
742+ __IO uint32_t TXFLR;
743+ __IO uint32_t RXFLR;
744+ __IO uint32_t SDAHOLD;
745+ __IO uint32_t TXABRTSOURCE;
746+ __IO uint32_t SLVDATANACKONLY;
747+ __IO uint32_t DMACR;
748+ __IO uint32_t DMATDLR;
749+ __IO uint32_t DMARDLR;
750+ __IO uint32_t SDASETUP;
751+ __IO uint32_t ACKGENERALCALL;
752+ __IO uint32_t ENABLESTATUS;
753+ __IO uint32_t FSSPKLEN;
754+ __I uint32_t resvdA4;
755+ __IO uint32_t CLRRESTARTDET;
756+ __I uint32_t resvdac[981];
757+ } XOR;
758+ struct {
759+ __IO uint32_t CON;
760+ __IO uint32_t TAR;
761+ __IO uint32_t SAR;
762+ __I uint32_t resvdC;
763+ __IO uint32_t DATACMD;
764+ __IO uint32_t SSSCLHCNT;
765+ __IO uint32_t SSSCLLCNT;
766+ __IO uint32_t FSSCLHCNT;
767+ __IO uint32_t FSSCLLCNT;
768+ __I uint32_t resvd24[2];
769+ __IO uint32_t INTRSTAT;
770+ __IO uint32_t INTRMASK;
771+ __IO uint32_t RAWINTRSTAT;
772+ __IO uint32_t RXTL;
773+ __IO uint32_t TXTL;
774+ __IO uint32_t CLRINTR;
775+ __IO uint32_t CLRRXUNDER;
776+ __IO uint32_t CLRRXOVER;
777+ __IO uint32_t CLRTXOVER;
778+ __IO uint32_t CLRRDREQ;
779+ __IO uint32_t CLRTXABRT;
780+ __IO uint32_t CLRRXDONE;
781+ __IO uint32_t CLRACTIVITY;
782+ __IO uint32_t CLRSTOPDET;
783+ __IO uint32_t CLRSTARTDET;
784+ __IO uint32_t CLRGENCALL;
785+ __IO uint32_t ENABLE;
786+ __IO uint32_t STATUS;
787+ __IO uint32_t TXFLR;
788+ __IO uint32_t RXFLR;
789+ __IO uint32_t SDAHOLD;
790+ __IO uint32_t TXABRTSOURCE;
791+ __IO uint32_t SLVDATANACKONLY;
792+ __IO uint32_t DMACR;
793+ __IO uint32_t DMATDLR;
794+ __IO uint32_t DMARDLR;
795+ __IO uint32_t SDASETUP;
796+ __IO uint32_t ACKGENERALCALL;
797+ __IO uint32_t ENABLESTATUS;
798+ __IO uint32_t FSSPKLEN;
799+ __I uint32_t resvdA4;
800+ __IO uint32_t CLRRESTARTDET;
801+ __I uint32_t resvdac[981];
802+ } SET;
803+ struct {
804+ __IO uint32_t CON;
805+ __IO uint32_t TAR;
806+ __IO uint32_t SAR;
807+ __I uint32_t resvdC;
808+ __IO uint32_t DATACMD;
809+ __IO uint32_t SSSCLHCNT;
810+ __IO uint32_t SSSCLLCNT;
811+ __IO uint32_t FSSCLHCNT;
812+ __IO uint32_t FSSCLLCNT;
813+ __I uint32_t resvd24[2];
814+ __IO uint32_t INTRSTAT;
815+ __IO uint32_t INTRMASK;
816+ __IO uint32_t RAWINTRSTAT;
817+ __IO uint32_t RXTL;
818+ __IO uint32_t TXTL;
819+ __IO uint32_t CLRINTR;
820+ __IO uint32_t CLRRXUNDER;
821+ __IO uint32_t CLRRXOVER;
822+ __IO uint32_t CLRTXOVER;
823+ __IO uint32_t CLRRDREQ;
824+ __IO uint32_t CLRTXABRT;
825+ __IO uint32_t CLRRXDONE;
826+ __IO uint32_t CLRACTIVITY;
827+ __IO uint32_t CLRSTOPDET;
828+ __IO uint32_t CLRSTARTDET;
829+ __IO uint32_t CLRGENCALL;
830+ __IO uint32_t ENABLE;
831+ __IO uint32_t STATUS;
832+ __IO uint32_t TXFLR;
833+ __IO uint32_t RXFLR;
834+ __IO uint32_t SDAHOLD;
835+ __IO uint32_t TXABRTSOURCE;
836+ __IO uint32_t SLVDATANACKONLY;
837+ __IO uint32_t DMACR;
838+ __IO uint32_t DMATDLR;
839+ __IO uint32_t DMARDLR;
840+ __IO uint32_t SDASETUP;
841+ __IO uint32_t ACKGENERALCALL;
842+ __IO uint32_t ENABLESTATUS;
843+ __IO uint32_t FSSPKLEN;
844+ __I uint32_t resvdA4;
845+ __IO uint32_t CLRRESTARTDET;
846+ __I uint32_t resvdac[981];
847+ } CLR;
614848 } I2C_TypeDef;
615849
616850 typedef struct {
@@ -623,6 +857,43 @@
623857 __IO uint32_t INTE;
624858 __IO uint32_t INTF;
625859 __IO uint32_t INTS;
860+ __I uint32_t resvd24[1015];
861+struct {
862+ __IO uint32_t CS;
863+ __IO uint32_t RESULT;
864+ __IO uint32_t FCS;
865+ __IO uint32_t FIFO;
866+ __IO uint32_t DIV;
867+ __IO uint32_t INTR;
868+ __IO uint32_t INTE;
869+ __IO uint32_t INTF;
870+ __IO uint32_t INTS;
871+ __I uint32_t resvd24[1015];
872+ } XOR;
873+struct {
874+ __IO uint32_t CS;
875+ __IO uint32_t RESULT;
876+ __IO uint32_t FCS;
877+ __IO uint32_t FIFO;
878+ __IO uint32_t DIV;
879+ __IO uint32_t INTR;
880+ __IO uint32_t INTE;
881+ __IO uint32_t INTF;
882+ __IO uint32_t INTS;
883+ __I uint32_t resvd24[1015];
884+ } SET;
885+struct {
886+ __IO uint32_t CS;
887+ __IO uint32_t RESULT;
888+ __IO uint32_t FCS;
889+ __IO uint32_t FIFO;
890+ __IO uint32_t DIV;
891+ __IO uint32_t INTR;
892+ __IO uint32_t INTE;
893+ __IO uint32_t INTF;
894+ __IO uint32_t INTS;
895+ __I uint32_t resvd24[1015];
896+ } CLR;
626897 } ADC_TypeDef;
627898
628899 typedef struct {
@@ -651,6 +922,91 @@
651922 __IO uint32_t INTE;
652923 __IO uint32_t INTF;
653924 __IO uint32_t INTS;
925+ __I uint32_t resvd9c[985];
926+ struct {
927+ __IO uint32_t DEVADDRCTRL;
928+ __IO uint32_t INTEPADDRCTRL[15]; /* USB_HOST_INTERRUPT_ENDPOINTS */
929+ __IO uint32_t MAINCTRL;
930+ __IO uint32_t SOFRW;
931+ __I uint32_t SOFRD;
932+ __IO uint32_t SIECTRL;
933+ __IO uint32_t SIESTATUS;
934+ __IO uint32_t INTEPCTRL;
935+ __IO uint32_t BUFSTATUS;
936+ __IO uint32_t BUFCPUSHOULDHANDLE;
937+ __IO uint32_t ABORT;
938+ __IO uint32_t ABORTDONE;
939+ __IO uint32_t EPSTALLARM;
940+ __IO uint32_t NAKPOLL;
941+ __IO uint32_t EPNAKSTALLSTATUS;
942+ __IO uint32_t MUXING;
943+ __IO uint32_t PWR;
944+ __IO uint32_t PHYDIRECT;
945+ __IO uint32_t PHYDIRECTOVERRIDE;
946+ __IO uint32_t PHYTRIM;
947+ __IO uint32_t LINESTATETUNING;
948+ __IO uint32_t INTR;
949+ __IO uint32_t INTE;
950+ __IO uint32_t INTF;
951+ __IO uint32_t INTS;
952+ __I uint32_t resvd9c[985];
953+ } XOR;
954+ struct {
955+ __IO uint32_t DEVADDRCTRL;
956+ __IO uint32_t INTEPADDRCTRL[15]; /* USB_HOST_INTERRUPT_ENDPOINTS */
957+ __IO uint32_t MAINCTRL;
958+ __IO uint32_t SOFRW;
959+ __I uint32_t SOFRD;
960+ __IO uint32_t SIECTRL;
961+ __IO uint32_t SIESTATUS;
962+ __IO uint32_t INTEPCTRL;
963+ __IO uint32_t BUFSTATUS;
964+ __IO uint32_t BUFCPUSHOULDHANDLE;
965+ __IO uint32_t ABORT;
966+ __IO uint32_t ABORTDONE;
967+ __IO uint32_t EPSTALLARM;
968+ __IO uint32_t NAKPOLL;
969+ __IO uint32_t EPNAKSTALLSTATUS;
970+ __IO uint32_t MUXING;
971+ __IO uint32_t PWR;
972+ __IO uint32_t PHYDIRECT;
973+ __IO uint32_t PHYDIRECTOVERRIDE;
974+ __IO uint32_t PHYTRIM;
975+ __IO uint32_t LINESTATETUNING;
976+ __IO uint32_t INTR;
977+ __IO uint32_t INTE;
978+ __IO uint32_t INTF;
979+ __IO uint32_t INTS;
980+ __I uint32_t resvd9c[985];
981+ } SET;
982+ struct {
983+ __IO uint32_t DEVADDRCTRL;
984+ __IO uint32_t INTEPADDRCTRL[15]; /* USB_HOST_INTERRUPT_ENDPOINTS */
985+ __IO uint32_t MAINCTRL;
986+ __IO uint32_t SOFRW;
987+ __I uint32_t SOFRD;
988+ __IO uint32_t SIECTRL;
989+ __IO uint32_t SIESTATUS;
990+ __IO uint32_t INTEPCTRL;
991+ __IO uint32_t BUFSTATUS;
992+ __IO uint32_t BUFCPUSHOULDHANDLE;
993+ __IO uint32_t ABORT;
994+ __IO uint32_t ABORTDONE;
995+ __IO uint32_t EPSTALLARM;
996+ __IO uint32_t NAKPOLL;
997+ __IO uint32_t EPNAKSTALLSTATUS;
998+ __IO uint32_t MUXING;
999+ __IO uint32_t PWR;
1000+ __IO uint32_t PHYDIRECT;
1001+ __IO uint32_t PHYDIRECTOVERRIDE;
1002+ __IO uint32_t PHYTRIM;
1003+ __IO uint32_t LINESTATETUNING;
1004+ __IO uint32_t INTR;
1005+ __IO uint32_t INTE;
1006+ __IO uint32_t INTF;
1007+ __IO uint32_t INTS;
1008+ __I uint32_t resvd9c[985];
1009+ } CLR;
6541010 } USB_TypeDef;
6551011
6561012 typedef struct {
@@ -659,6 +1015,31 @@
6591015 __I uint32_t REASON;
6601016 __IO uint32_t SCRATCH[8];
6611017 __IO uint32_t TICK;
1018+ __I uint32_t resvd30[1012];
1019+ struct {
1020+ __IO uint32_t CTRL;
1021+ __O uint32_t LOAD;
1022+ __I uint32_t REASON;
1023+ __IO uint32_t SCRATCH[8];
1024+ __IO uint32_t TICK;
1025+ __I uint32_t resvd30[1012];
1026+ } XOR;
1027+ struct {
1028+ __IO uint32_t CTRL;
1029+ __O uint32_t LOAD;
1030+ __I uint32_t REASON;
1031+ __IO uint32_t SCRATCH[8];
1032+ __IO uint32_t TICK;
1033+ __I uint32_t resvd30[1012];
1034+ } SET;
1035+ struct {
1036+ __IO uint32_t CTRL;
1037+ __O uint32_t LOAD;
1038+ __I uint32_t REASON;
1039+ __IO uint32_t SCRATCH[8];
1040+ __IO uint32_t TICK;
1041+ __I uint32_t resvd30[1012];
1042+ } CLR;
6621043 } WATCHDOG_TypeDef;
6631044
6641045 typedef struct {
@@ -690,6 +1071,100 @@
6901071 __IO uint32_t INTE1;
6911072 __IO uint32_t INTF1;
6921073 __I uint32_t INTS1;
1074+ __I uint32_t resvd144[943];
1075+ struct {
1076+ __IO uint32_t CTRL;
1077+ __I uint32_t FSTAT;
1078+ __IO uint32_t FDEBUG;
1079+ __I uint32_t FLEVEL;
1080+ __O uint32_t TXF[4]; /* NUM_PIO_STATE_MACHINES */
1081+ __I uint32_t RXF[4]; /* NUM_PIO_STATE_MACHINES */
1082+ __IO uint32_t IRQ;
1083+ __O uint32_t IRQFORCE;
1084+ __IO uint32_t INPUTSYNCBYPASS;
1085+ __IO uint32_t DBGPADOUT;
1086+ __IO uint32_t DBGPADOE;
1087+ __IO uint32_t DBGCFGINFO;
1088+ __O uint32_t INSTRMEM[32];
1089+ struct {
1090+ __IO uint32_t CLKDIV;
1091+ __IO uint32_t EXECCTRL;
1092+ __IO uint32_t SHIFTCTRL;
1093+ __I uint32_t ADDR;
1094+ __IO uint32_t INSTR;
1095+ __IO uint32_t PINCTRL;
1096+ } SM[4]; /* NUM_PIO_STATE_MACHINES */
1097+ __IO uint32_t INTR;
1098+ __IO uint32_t INTE0;
1099+ __IO uint32_t INTF0;
1100+ __I uint32_t INTS0;
1101+ __IO uint32_t INTE1;
1102+ __IO uint32_t INTF1;
1103+ __I uint32_t INTS1;
1104+ __I uint32_t resvd144[943];
1105+ } XOR;
1106+ struct {
1107+ __IO uint32_t CTRL;
1108+ __I uint32_t FSTAT;
1109+ __IO uint32_t FDEBUG;
1110+ __I uint32_t FLEVEL;
1111+ __O uint32_t TXF[4]; /* NUM_PIO_STATE_MACHINES */
1112+ __I uint32_t RXF[4]; /* NUM_PIO_STATE_MACHINES */
1113+ __IO uint32_t IRQ;
1114+ __O uint32_t IRQFORCE;
1115+ __IO uint32_t INPUTSYNCBYPASS;
1116+ __IO uint32_t DBGPADOUT;
1117+ __IO uint32_t DBGPADOE;
1118+ __IO uint32_t DBGCFGINFO;
1119+ __O uint32_t INSTRMEM[32];
1120+ struct {
1121+ __IO uint32_t CLKDIV;
1122+ __IO uint32_t EXECCTRL;
1123+ __IO uint32_t SHIFTCTRL;
1124+ __I uint32_t ADDR;
1125+ __IO uint32_t INSTR;
1126+ __IO uint32_t PINCTRL;
1127+ } SM[4]; /* NUM_PIO_STATE_MACHINES */
1128+ __IO uint32_t INTR;
1129+ __IO uint32_t INTE0;
1130+ __IO uint32_t INTF0;
1131+ __I uint32_t INTS0;
1132+ __IO uint32_t INTE1;
1133+ __IO uint32_t INTF1;
1134+ __I uint32_t INTS1;
1135+ __I uint32_t resvd144[943];
1136+ } SET;
1137+ struct {
1138+ __IO uint32_t CTRL;
1139+ __I uint32_t FSTAT;
1140+ __IO uint32_t FDEBUG;
1141+ __I uint32_t FLEVEL;
1142+ __O uint32_t TXF[4]; /* NUM_PIO_STATE_MACHINES */
1143+ __I uint32_t RXF[4]; /* NUM_PIO_STATE_MACHINES */
1144+ __IO uint32_t IRQ;
1145+ __O uint32_t IRQFORCE;
1146+ __IO uint32_t INPUTSYNCBYPASS;
1147+ __IO uint32_t DBGPADOUT;
1148+ __IO uint32_t DBGPADOE;
1149+ __IO uint32_t DBGCFGINFO;
1150+ __O uint32_t INSTRMEM[32];
1151+ struct {
1152+ __IO uint32_t CLKDIV;
1153+ __IO uint32_t EXECCTRL;
1154+ __IO uint32_t SHIFTCTRL;
1155+ __I uint32_t ADDR;
1156+ __IO uint32_t INSTR;
1157+ __IO uint32_t PINCTRL;
1158+ } SM[4]; /* NUM_PIO_STATE_MACHINES */
1159+ __IO uint32_t INTR;
1160+ __IO uint32_t INTE0;
1161+ __IO uint32_t INTF0;
1162+ __I uint32_t INTS0;
1163+ __IO uint32_t INTE1;
1164+ __IO uint32_t INTF1;
1165+ __I uint32_t INTS1;
1166+ __I uint32_t resvd144[943];
1167+ } CLR;
6931168 } PIO_TypeDef;
6941169 /** @} */
6951170
Show on old repository browser