trunk/Toriya/comparators.v

/**********************************************************-*-verilog-*-
 *
 *      比較スロットがいっぱい並んでいる
 *      いずれかにヒットするかどうかの条件を返す
 *
 *      $Id$
 *
 */

module comparators(rst,
                                   clk,                         // シーケンサ用クロック
                                   men,                         // 比較有効ゲート
                                   fk0, fh0,            // 入力
                                   fk1, matched,        // 出力
                                   regclk,              // レジスタ設定用クロック
                                   c_we, c_wu, c_txd);

        parameter               NCAP = 2;
        parameter               NCAP_THRESHOLD = 1;

        input                   rst;

        input                   clk;
        input                   men;            // 比較有効かどうか
        input [55:0]    fk0;
        input [1:66]    fh0;
        output [55:0]   fk1;
        output                  matched;        // unbuffered, 比較器が輝いたら1

        // レジスタ設定用; regclk 同期でいじれ
        input                   regclk;         // レジスタ書き込み用; hostclk が妥当
        input                   c_we;
        input [7:0]     c_wu;
        input [7:0]     c_txd;

`include "func_util.v"

        /*
         *      区別ナシにするために細工を施す
         */
        wire [99:64]    mc0;                    // 埋め込みターゲット
        reg                     men1;
        reg [99:64]     mc1;
        reg [55:0]              fk1;
        reg [1:66]              fh1;
        always @(posedge clk)
        begin
                men1 <= men;
                mc1 <= mc0;
                fk1 <= fk0;
                fh1 <= {toupper(fh0[ 1: 6]),
                                toupper(fh0[ 7:12]),
                                toupper(fh0[13:18]),
                                toupper(fh0[19:24]),
                                toupper(fh0[25:30]),
                                toupper(fh0[31:36]),
                                toupper(fh0[37:42]),
                                toupper(fh0[43:48]),
                                toupper(fh0[49:54]),
                                toupper(fh0[55:60]),
                                toupper(fh0[61:66])};
        end

        /*
         *      区別ありCOMPARATOR
         *      いずれかにヒットした場合、後に伝播する
         */

        cmp8 cu99(fh0, mc0[99]);                // 8連コンパレータ

        /* 区別あり/ナシ混合コンパレータ */
        wire [99:64]    m1;
/*
        cmp10s cu64("3","S","H","R","U","N","Y","A","X","A",
                                " "," "," "," "," "," "," "," "," "," ",
                                clk, fh0, fh1, m1[64]);
*/
        /*
         *      区別ナシCOMPARATOR
         *      いずれかに一致した際に、matched をドライブする
         */
        wire ['h3F:0]   m;

        genvar i;

        // Packを外してコンパイルする分
        generate for (i = 0;
                                  i < NCAP && i < NCAP_THRESHOLD;
                                  i = i + 1)
        begin: cui0
                (* ALTERA_ATTRIBUTE = "AUTO_PACKED_REGISTERS_STRATIX=NORMAL" *)
                cmp10 cu1 (regclk, rst,
                                   fh1,
                                   m[i],
                                   c_we && (c_wu == i),
                                   c_txd);
        end
        endgenerate

        // Packしたまま
        generate for (i = NCAP_THRESHOLD;
                                  i < NCAP;
                                  i = i + 1)
        begin: cui1
                cmp10 cu1 (regclk, rst,
                                   fh1,
                                   m[i],
                                   c_we && (c_wu == i),
                                   c_txd);
        end
        endgenerate

        //cmp8 cu97(fh1, m1[97]);               // 8連コンパレータ
        cmp9 cu98(fh1, m1[98]);         // 9連コンパレータ
        //cmpnum10 cu8n(fh1, m1[99]);   // 数字のみコンパレータ

        assign                  matched = men1 && |{mc1, m[NCAP - 1:0], m1};

endmodule // comparators

/*
 *  Local variables:
 *  tab-width: 4
 *  End:
 */